?
一文看懂：芯片ic的封装/测试流程?
?
流程
ic package (ic的封装形式)指芯片(die)和不同类型的框架(l/f)和塑封料(emc)形成的不同外形的封装体。
ic package种类很多，可以按以下标准分类：
按封装材料划分为：
金属封装、陶瓷封装、塑料封装
?
?
金属封装主要用于军工或航天技术，无商业化产品;
陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场;
塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额;
按照和pcb板连接方式分为：
pth封装和smt封装
pth-pin through hole, 通孔式;
smt-surface mount technology，表面贴装式。
目前市面上大部分ic均采为smt式的
按照封装外型可分为：
sot、soic、tssop、qfn、qfp、bga、csp等;
决定封装形式的两个关键因素:
封装效率。芯片面积/封装面积，尽量接近1:1;
引脚数。引脚数越多，越高级，但是工艺难度也相应增加;
其中，csp由于采用了flip chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术;
qfn—quad flat no-lead package 四方无引脚扁平封装soic—small outline ic 小外形ic封装tssop—thin small shrink outline package 薄小外形封装qfp—quad flat package 四方引脚扁平式封装bga—ball grid array package 球栅阵列式封装csp—chip scale package 芯片尺寸级封装ic package structure(ic结构图)
raw material in assembly(封装原材料)【wafer】晶圆
【lead frame】引线框架
提供电路连接和die的固定作用;
主要材料为铜，会在上面进行镀银、 nipdau等材料;
l/f的制程有etch和stamp两种;
易氧化，存放于氮气柜中，湿度小 于40%rh;
除了bga和csp外，其他package都会采用lead frame， bga采用的是substrate;
【gold wire】焊接金线
实现芯片和外部引线框架的电性和物 理连接;
金线采用的是99.99%的高纯度金;
同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低;
线径决定可传导的电流;0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils;
mold compound塑封料/环氧树脂主要成分为：环氧树脂及各种添加剂(固化剂，改性剂，脱 模剂，染色剂，阻燃剂等);
主要功能为：在熔融状态下将die和lead frame包裹起来， 提供物理和电气保护，防止外界干扰;
存放条件：零下5°保存，常温下需回温24小时;
【epoxy】银浆
成分为环氧树脂填充金属粉末(ag);有三个作用：将die固定在die pad上; 散热作用，导电作用;
-50°以下存放，使用之前回温24小时;
fol– front of line前段工艺
fol– back grinding背面减薄
将从晶圆厂出来的wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度(8mils~10mils);
磨片时，需要在正面(active area)贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度;
fol– wafer saw晶圆切割
将晶圆粘贴在蓝膜(mylar)上，使得即使被切割开后，不会散落;
通过saw blade将整片wafer切割成一个个独立的dice，方便后面的 die attach等工序;
wafer wash主要清洗saw时候产生的各种粉尘，清洁wafer;
fol– 2nd optical inspection二光检查
主要是针对wafer saw之后在显微镜下进行wafer的外观检查，是否有出现废品。
fol– die attach 芯片粘接
芯片拾取过程：
1、ejector pin从wafer下方的mylar顶起芯片，使之便于 脱离蓝膜;
2、collect/pick up head从上方吸起芯片，完成从wafer 到l/f的运输过程;
3、collect以一定的力将芯片bond在点有银浆的l/f 的pad上，具体位置可控;
4、bond head resolution：x-0.2um;y-0.5um;z-1.25um;
5、bond head speed：1.3m/s;
fol– epoxy cure 银浆固化
银浆固化：
175°c，1个小时; n2环境，防止氧化：
die attach质量检查：
die shear(芯片剪切力)
fol– wire bonding 引线焊接
利用高纯度的金线(au) 、铜线(cu)或铝线(al)把 pad 和 lead通过焊接的方法连接起来。pad是芯片上电路的外接 点，lead是 lead frame上的 连接点。
w/b是封装工艺中最为关键的一部工艺。
fol– 3rd optical inspection三光检查
eol– end of line后段工艺
eol– molding(注塑)
eol– laser mark(激光打字)
在产品(package)的正面或者背面激光刻字。内容有：产品名称，生产日期，生产批次等;
eol– post?mold cure(模后固化)
用于molding后塑封料的固化，保护ic内部结构，消除内部应力。cure temp：175 /-5°c;cure time：8hrs
eol– de-flash(去溢料)
目的：de-flash的目的在于去除molding后在管体周围lead之间 多余的溢料; 方法：弱酸浸泡，高压水冲洗;
eol– plating(电镀)
利用金属和化学的方法，在leadframe的表面 镀上一层镀层，以防止外界环境的影响(潮湿 和热)。并且使元器件在pcb板上容易焊接及 提高导电性。
电镀一般有两种类型：
pb-free：无铅电镀，采用的是>99.95%的高纯 度的锡(tin)，为目前普遍采用的技术，符合 rohs的要求;
tin-lead：铅锡合金。tin占85%，lead占 15%，由于不符合?rohs，目前基本被淘汰;
eol– post annealing bake(电镀退火)
目的：让无铅电镀后的产品在高温下烘烤一段时间，目的在于 消除电镀层潜在的晶须生长(whisker growth)的问题; 条件：150 /-5c; 2hrs;
eol– trim&form(切筋成型)
trim：将一条片的lead frame切割成单独的unit(ic)的过程; form：对trim后的ic产品进行引脚成型，达到工艺需要求的形状， 并放置进tube或者tray盘中;
eol– final visual inspection(第四道光检)
在低倍放大镜下，对产品外观进行检查。主要针对eol工艺可能产生的废品：例如molding缺陷，电镀缺陷和trim/form缺陷等;
集成电路芯片与封装之间是不可分割的整体。没有一个芯片可以不用封装就能正常工作，封装对芯片来说是必不可少的，随着ic生产技术的进步，封装技术也不断更新换代，每一代ic都与新一代的ic封装技术紧密相连。
目录
一、什么是封装？
二、传统封装
三、先进封装
（1）倒装芯片（fc）技术
（2）晶圆级封装（wlp）技术
（3）平板级封装（plp）技术
（4）微系统封装技术（micro system packaging）
四、半导体封装市场窥探
一、什么是封装？
封装（package）顾名思义它是将一些物体进行包裹和封闭。在集成电路中则是指将裸片（die）固定到承接基板上，同时完成一些连接并引出管脚，进而包装成一个完整的芯片。
芯片进行封装的主要目的是对芯片进行保护，同时也要确保芯片经过封装之后应当满足集成电路芯片内部电路和外部系统的电气连接。其次也起着固定、密封的作用，为芯片提供一个长期稳定可靠的工作环境，而且可以增强芯片电热性能，保证芯片正常工作的高稳定性和可靠性。
芯片封装的主要功能作用可概括为以下几点：
????????(1). 传递电能。所有电子产品都以电为能源，电能的传递包括电源电压的分配和导通，在封装过程中对于电能传递的主要考量是将不同部位的器件和模块所需的不同大小的电压进行恰当的分配，以避免不必要的电损耗，同时兼顾考虑地线分配问题。电能的传送必须经过线路的连接才能实现，这是芯片封装的主要功能作用。
????????(2). 传递电信号。集成电路产生的电信号或外部输入的电信号，需通过封装将不同层之间的线路传递到正确的位置，这些线路不仅要保证电信号的延迟尽可能小，而且还要保证传递的路径达到最短。因此在经过芯片封装使各线路连接后，各电子组件间的电信号传递既有效也高效。
????????(3). 散热。集成电路的各元器件、部件、模块在长时间工作时会产生一定的热量。芯片封装就是利用封装材料良好的导热性能将电路间产生的热量有效地散失，使芯片在合适的工作温度下正常工作并达到各项性能指标的要求，不致因工作环境温度积累过高而造成电路的毁损。
????????(4). 电路保护。有效的电路保护不仅需要为芯片和其他连接部件之间提供可靠的机械支撑，而且还要确保精细的集成电路不受外界物质的污染。芯片封装为集成电路的稳定性和可靠性提供了良好的结构性保护和支持。
????????(5). 系统集成。多个芯片可以通过封装工艺集成整合为一，科学的封装工艺不仅减少了电路之间连接的焊点数量，而且可以显著减小封装体积和重量，同时缩短组件之间的连接线路，整体提高了集成电路的电性能。 集成电路封装技术的发展可分为四个阶段：
第一阶段是80年代之前的元件插装，特点是用针脚引出电极连通电信号，主要包括直插型封装（dip）等技术； 第二阶段是80年代中期的表面贴装，特点是用更细更短板的引线代替针脚，直接贴装至印刷电路板（pcb），主要包括小外形封装（sop）等封装技术； 第三阶段是90年代的面积阵列封装，特点是用体积更小的焊球点代替引线，通过芯片倒扣的方式进行倒装，提升封装密度，主要包括球栅阵列封装（bga）、芯片尺寸封装（csp）、倒装芯片（flipchip）等封装技术； 第四阶段是2000年以来的先进封装，特点是采用堆叠、异质整合（指将不同类型、功能的芯片整合在同一封装体内）等技术，主要包括晶圆级封装（wlp）、硅通孔（tsv）、2.5d封装、3d封装、系统级封装（sip）等封装技术。应该看到，先进封装以“更高效率、更低成本、更好性能”为主要目标，以“小型化、轻薄化、窄间距、高集成度”为主要特征，能够提高设计、加工效率，减少设计成本，是未来封装技术发展的主要方向。
二、传统封装
传统封装概念从最初的三极管直插时期开始产生。传统封装过程如下：将晶圆（wafer）切割为晶粒（die）后，使晶粒贴合到相应的基板架的小岛（leadframepad）上，再利用导线将晶片的接合焊盘与基板的引脚相连，实现电气连接，最后用外壳加以保护。典型封装方式有dip、sop、qfp等。
尽管表面贴装封装比通孔插装封装具有很多的优势，但由于表面贴装封装在pcb上的安装密度高，对散热的要求更高；同时，由于器件与pcb的热膨胀系数（cte）不同，容易造成焊点处出现裂纹甚至开裂。最严重的是塑封体的吸湿问题，由于表面贴装封装在焊接时塑封体整体受热，容易造成塑封体吸收的水汽受热膨胀而产生内部分层现象，严重时可能产生塑封体爆裂。
由此可见，表面贴装封装与通孔插装封装相比，区别不仅是外形的不同，也是对集成电路芯片设计、封装结构设计、封装材料、检测技术和相应的设备提出了更高的要求
当然，通孔插装类封装具有焊接方便、可靠性好、易于维修、对材料湿气敏感要求低、散热性能好、功率大等特点，通常使用在对体积要求不严苛的场合，也可用于大功率器件的封装。因此，到目前为止，通孔插装类封装仍占据着一定的市场份额。
三、先进封装
进入21世纪，随着半导体技术逐渐逼近硅工艺尺寸的极限，半导体技术进入“后摩尔定律”时代，先进封装技术得到了空前发展。出现于20世纪末的多芯片组件（mcm）封装、系统级封装（sip）、三维立体（3d）封装和芯片尺寸封装等技术快速发展，并被广泛应用。同时，系统级芯片（soc）封装、微机电系统(mems)封装、硅通孔(tsv）技术、凸点制作（bumping）、表面活化室温连接（sab）等技术实现了新的突破，并已实现批量生产。
先进封装主要是指：倒装（flipchip）、凸块（bumping）、晶圆级封装（wafer level package）、2.5d封装（interposer，rdl等）、3d封装（tsv）等技术。
（1）倒装芯片（fc）技术
flipchip指的是芯片倒装，以往的封装技术都是将芯片的有源区面朝上，背对基板贴装键合。而flipchip则将芯片有源区面对着基板，通过芯片上呈阵列排列的焊料凸点（bumping）实现芯片与基板的互联。其工艺过程为：先在芯片上制作金属凸点，然后将芯片面朝下利用焊料直接与基板相连，通常会使用底部填充（underfill）树脂对热应力进行再分布来提高可靠性。其优点是封装面积减小，引线互连长度缩短，引脚数量增加。
传统封装和先进封装结构对比
（2）晶圆级封装（wlp）技术
在传统封装概念中，晶圆是先被切割成小的晶粒，之后再进行连接和塑封。而晶圆级封装（wafer-level packaging（wlp））工序恰好相反，是直接以圆片为加工对象，同时对圆片上的众多芯片进行封装及测试，最后切割成单颗成品，可以直接贴装到基板或pcb上，其中主要工艺为再布线（rdl）技术，包括溅射、光刻、电镀等工序。wlp封装时裸片还在晶圆上，一般来说，wlp是一种无基板封装。wlp利用由布线层（routing layers）或重新布线层（rdl）构成的薄膜来代替基板，该薄膜在封装中提供电气连接。rdl不会直接与电路板连接。相反，wlp会在封装体底部使用锡球，从而将rdl连接到电路板。具备两大优势：（1）将芯片 i/o 分布在 ic 芯片的整个表面，使得芯片尺寸达到微型化的极限。（2）直接在晶圆片上对众多芯片封装、老化、测试，从而减少常规工艺流程，提高封装效率。
扇入型封装、倒装芯片与扇出型封装技术的比较
wlp封装与传统封装的区别在于，封装和测试程序直接在晶圆上进行，然后进行切割。根据引线方式的不同，wlp封装分为扇入式（wlcsp）和扇出式（fow-lp）。与传统封装技术相比，wlp具有成本低、散热性能好、体积小等优点。另一个显著的优点是采用了批处理操作。因此，晶圆尺寸越大，芯片尺寸越小，封装效率越高，封装成本越低。
????????a. 扇入型封装（fan-in wlp）：是在 wafer 未进行切片前对 wafer 进行封装，之后再进行切片分割，完成后的封装大小和芯片尺寸一致，该结构的芯片面积尺寸和最终的封装体面积尺寸为标准的1：1，扇入式 wlp 是一种独特的封装形式，并具有真正裸片尺寸的显著特点。具有扇入设计的 wlp 通常用于低输入/输出（i/o）数量（一般小于 400）和较小裸片尺寸的工艺当中。
????????b. 扇出型封装（fan-out wlp）技术：初始用于将独立的裸片重新组装或重新配置到晶圆工艺中，并以此为基础，通过批量处理、构建和金属化结构，如传统的扇入式?wlp?后端处理，以形成最终封装。其工艺过程为先将芯片作切割分离，将芯片重新布局到一块人工晶圆上，然后将芯片正面朝下黏于载具(carrier)上，并且芯片间距要符合电路设计的节距(pitch)规格，接着进行封胶(molding)后形成面板(panel)，后续将封胶面板与载具分离，可实现在芯片范围外延伸rd以容纳更多的i/o数。
随着金线价格的上涨，一些公司也正在考虑采用 wlp 作为低成本替代方案，而不是采用引线键合封装（可以参考这篇文章，较为详细的介绍了芯片键合技术，包括引线键合、fc技术及tab：(19条消息) 傻白入门芯片设计，芯片键合(die bonding)（四）_好啊啊啊啊的博客-csdn博客），尤其是针对更高引脚数的器件。最近几年中，wlp 也已经被广泛用于图像传感器的应用中。目前，硅通孔（tsv）技术已被纳入用于封装图像传感器的 wlp 爱游戏平台的解决方案。其他更新的封装技术也在逐渐发展，并与现有的 wlp 技术进行整合，例如三维（3d）集成技术。
（3）平板级封装（plp）技术
plp：全称panel-levelpackaging，平板级封装，封装方法与fowlp类似，只不过将晶粒重组于更大的矩形面板上，而不是圆形的晶圆。更大的面积意味着节约更多的成本，更高的封装效率。而且切割的晶粒为方形，晶圆封装会导致边角面积的浪费，矩形面板恰恰解决了浪费问题。但也对光刻及对准提出了更高的要求。
（4）微系统封装技术（micro system packaging）
微系统封装技术是指将多个功能芯片，用必要的配件和装配平台，按照系统最优的原则进行集成、组合，从而构成应用产品的封装技术。微系统是以微电子技术、射频技术、无线电技术、光学（或光电子学）技术、微机电系统（mems）等技术为核心，从系统工程的高度出发，通过包封、互连等微细加工技术，在框架、基板等载体上制造、装配、集成出微小化的功能装置。微系统封装技术，根据其微系统定义的不同，分为微电子封装技术、射频封装技术、光电子封装技术、微机电系统封装技术和多功能系统集成封装技术等多个方面的封装技术。
在整个mems生态系统中，mems封装发展迅速，晶圆级和3d集成越来越重要。主要的趋势是为低温晶圆键合等单芯片集成开发出与cmos兼容的mems制造工艺。另一个新趋势是裸片叠层应用于低成本无铅半导体封装，这种技术可为量产带来更低的成本和更小的引脚封装。但是，mems器件的cmos和3d集成给建模、测试和可靠性带来挑战。
2.5d封装和3d封装详见：
(6条消息) 傻白入门芯片设计，芯片键合(die bonding)（四）_好啊啊啊啊的博客-csdn博客_die attach 设备
傻白入门芯片设计，先进封装技术（五）_好啊啊啊啊的博客-csdn博客
(6条消息) 傻白入门芯片设计，典型的2d/2d /2.5d/3d封装技术（六）_好啊啊啊啊的博客-csdn博客
(18条消息) 傻白入门芯片设计，rdl/interposer/emib/tsv（三）_好啊啊啊啊的博客-csdn博客
四、半导体封装市场窥探
近年来，全球半导体封装市场规模增长明显，主要特征：
①据市场研究机构 yole developpment 的数据，2021 年全球封装市场规模约约达 777 亿美元，2025年有望将达到 850 亿美元。市场集中度较为明显，前十大厂商市场份额约为 80%。
② 如图 2 所示，在这一进程中，先进封装价值得到日益显现，并成为全球竞逐的焦点：随着国际代工模式的兴起，封装行业迎来了良好的发展机遇，2021 年全球先进封装市场占比达到整体集成电路封装服务的 45%，年营业收入约为 350 亿美元。
③ 如图 3 所示，倒装芯片技术市场比重将长期维持较高份额，包括晶圆级封装技术（包括 fan-out技术）、硅通孔、系统级封装等封装技术未来增长空间广阔。
?④ 纵观全球封装市场，亚太地区已经成为全球集成电路封装测试业的产能集聚地，并吸引了半导体整体产能的转移。
⑤ 随着全球封装业的资源协同，先进封装业转向技术输出，从目前全球半导体行业的趋势来看，发展先进封装势在必行。
参考资料：（还有师兄的ppt和讲稿）
先进封装推动半导体产业发展_王若达（论文）
传统封装 vs 先进封装核心技术 (baidu.com)
经过前面的流程，走到了die()函数，该函数主要输出便于调试的寄存器信息/堆栈信息等重要资料，我们通过log分析ke就是分析这些资料，因此要知道整个流程。die() => panic()的大致流程如下：
在学习这些流程时，建议结合代码和ke的log一起看，你就知道log里那些信息在代码哪处打印出来的了。
die()总流程
? ? 先从die()入手，看下die()总流程：
? ? 走到debug_locks_off()就有log输出了，如下：
? ? 如果这个异常是代码里调用bug()/bug_on()引起，那么有额外log说明：
输出的log大致如下：
__die()流程
? ? 绝大部分的关键信息是由__die()函数输出的，流程如下：
异常类型信息
开始印出异常类型等信息，看一份kernel log有没有oops，直接搜索关键字internal error就可以了：
输出的信息大致如下：
module信息
接下来是module信息，不过我们不建议使用module，这边也不打算介绍了。
cpu寄存器信息
然后是重要的cpu寄存器信息（32bit的代码，64bit类同）：
输出的信息大致如下：
?
寄存器附近的内存
有助于我们分析问题的内存信息，问题很可能就出在里面。
输出的信息大致如下：
调用栈
有时问题可以直接从调用栈看出来，由此可见调用栈是多么重要。
输出的信息大致如下：
pc附近指令
可以看到pc附近的指令：
输出的信息大致如下：
?
分析log
? ? 到这里die()函数就完成了它的使命，将重要信息输出来了。接下来你要如何调试呢？这个就看个人的功力了，你可以：
通过pc指向的函数，用addr2line（后面的gnu tools有介绍）定位到哪只文件的哪一行，大致可以知道发生了什么，如果无法一下子定位，也可以通过结合printk()多次观察ke时的log排查。如果是由bug()/bug_on()引起的ke，则就可以着手修复问题了。查看调用栈，有些时候调用栈可以说明流程，看看代码是否有按预期跑，如果没有，可以结合printk()定位问题。如果你想看函数参数或全局变量信息，那么你需要用《进阶篇: ramdump分析》的知识调试了
还没有评论，来说两句吧...